BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公開番号

特開平10-23743

(43)公開日 平成10年(1998)1月23日


(51) Int.Cl.*		微別記号	庁内整理書号	ΡI			技術表示箇所	
H02M	1/08			H02M 1/08		A		
		351				3513	Z	
H02J	1/00	304		H02J	1/00	304E		
H 0 2 M	7/537	8110-5H		H02M	7/537	,	A.	
				宋前 流書	未請求	請求項の数9	OL (全 21 頁)	
(21) 出國番号		特顧平8-178475		(71)出國人		08013 衛爆株式会社		
(22) 出顧日		平成8年(1996)7月5日				M水央云☆ F代田区丸の内□	二丁目2番3号	
(SEC) THEREIN		TM60 T (1350) 1	(72) 発明者 木全 政弘					
				東京都千代田区丸の内二丁目2番9号 三 菱電機株式会社内				
				(74)代理人	弁理士	宮田 金雄	(外3名)	
				1				

(54) 【発明の名称】 半導体来子の駆動回路

(57)【要約】

【課題】 電圧サージの抑制とスイッチング損失の低減 とを両立することが可能で、かつ、全てのIGBT茶子 に適用可能な半導体索子の駆動回路を得る。

【解決手段】 IGBT素子1を駆動する第1の駆動手段12と、第1の駆動手段12よりも低速でIGBT素子1を駆動する第2の駆動手段13と、第1の駆動手段12の出力と第2の駆動手段13の出力とを切り換えてIGBT素子1のケートに供給する切り換え手段11と、IGBT素子1のケートに供給する切り換え手段11と、IGBT素子1のターンオフ時にコレクタ電流の変化が急慢な第1の期間からそれに続くコレクタ電流の変化が急慢な第2の期間に遷移する時の電流の減少開始点を検出する電流減少開始点検出手段14とから構成されており、電流減少開始点検出手段14の出力により、第1の期間において第1の駆動手段12を用い、第2の期間において第2の駆動手段13を用いるように切り換え手段11を動作させる。



【特許請求の範囲】

【請求項1】 制御電極に印加する電圧によって主電極 間の導通状態を制御する絶縁ゲート形自己消延泰子の制 御電極に接続される駆動回路において、前記絶録ゲート 形自己消阻素子を駆動する第1の駆動手段と、前記第1 の駆動手段よりも低速で前記絶縁ゲート形自己消孤素子 を駆動する第2の駆動手段と、前配第1の駆動手段と前 記第2の駆動手段に信号を供給するスイッチング信号発 生手段と、前配第1の駆動手段の出力と前配第2の駆動 手段の出力とを切り換えて前記制御電極に供給する切り 換え手段と、前記制御電極の電圧を低下させ前記主電極 間を導通状態から非導通状態に遷移させる際に前記主電 植に流れる電流の変化が設慢な第1の期間からそれに統 く電流の変化が急慢な第2の期間に遷移する時の電流の 減少開始点を検出する電流減少開始点検出手段とを有 し、前記電流減少開始点検出手段の出力により、前配第 1の期間において前記第1の駆動手段を用い、前記第2 の期間において前記第2の駆動手段を用いるように前記 切り換え手段を動作させることを特徴とする半導体素子 の駆動回路。

【請求項2】 制御電極に印加する低圧によって主電極 間の導通状態を制御する絶縁ゲート形自己消弧素子の制 御箟極に接続される駆動回路において、前記制御竜極に オン電圧を供給するオン用直流電圧源と、前配制御電極 にオフ電圧を供給するオフ用直流電圧減と、前記オン用 直流電圧減と前記オフ用直流電圧額とを切り換えるオン オフ切り換え手段と、前記オンオフ切り換え手段に信号 を供給するスイッチング信号発生手段と、前記オンオフ 切り換え手段に接続された第1のゲート抵抗と、前記オ ンオフ切り換え手段に接続され前記第1のゲート抵抗よ りも大きな抵抗値を有する第2のゲート抵抗と、前配第 1のゲート抵抗と前記第2のゲート抵抗とを切り換えて 前記制御電極に接続する切り換え手段と、前記制御電極 の電圧を低下させ前配主電極間を導通状態から非導通状 態に遷移させる際に前配主電框に流れる電流の変化が緩 慢な第1の期間からそれに続く電流の変化が急峻な第2 の期間に遷移する時の電流の減少開始点を検出する電流 減少開始点検出手段とを有し、前記電流減少開始点検出 手段の出力により、前記第1の期間において前記第1の ゲート抵抗を用い、前配第2の期間において前配第2の ゲート抵抗を用いるように前記切り換え季段を動作させ ることを特徴とする半導体素子の駆動回路。

【請求項3】 制御電極に印加する電圧によって主電極間の導通状態を制御する絶縁ゲート形自己消孤案子の制御電極に接続される駆動回路において、前記制御電極にオン電圧を供給するオン用直流電圧源と、前記制御電極にオフ電圧を供給する第1のオフ用直流電圧源と、前記制御電極にオフ電圧を供給し前記第1のオフ用直流電圧源と、前記第1のオフ用直流電圧源と、前記第1のオフ用直流電圧源と、前記第1のオフ用直流電圧源と

流電圧派とを切り換える切り換え手段と、前記オン用直流電圧源と前記第1の切り換え手段の出力とを切り換え るオンオフ切り換え手段と、前記オンオフ切り換え手段と、前記オンオフ切り換え手段と、前記オンオフ切り換え手段と、前記オンオフ切り換え手段と、前記を場合を供給するスイッチング信号発生手段と、前記を大力では、前記制御電極との間に接続されたが一下抵抗と、前記制御電極との間に接続された。 極間を導通状態から非導通状態に遷移させる際に前記記載で、 を選近に流れる電流の変化が設慢な第1の期間からそれに 続く電流の変化が急度な第2の期間に遷移する時の電流 が設分開始点を検出する電流減少開始点検出手段とを有 し、前記電流減少開始点検出手段の出力により、前記第 1の期間において前記第1のオフ用直流電圧源を 用いるように前記切り換え手段を動作させることを特徴 とする半導体索子の駆動回路。

【請求項4】 制御電極に印加する電圧によって主電艦 間の導通状態を制御する絶縁ゲート形自己消弧案子の制 御電極に接続される駆励回路において、前記制御電極に 電流を流し込むオン用直流電流源と、前記制御電極から 鶴流を流し出す第1のオフ用直流電流源と、前配制御艦 極から電流を流し出し前記第1のオフ用直流電流放より も電流値の小さい第2のオフ用直流電流源と、前記第1 のオフ用直流電流源と前配第2のオフ用直流電流源とを 切り換える切り換え手段と、前記オン用直流電流減と前 記第1の切り換え手段の出力とを切り換え前配制御電極 に接続するオンオフ切り換え手段と、前記オンオフ切り 換え手段に信号を供給するスイッチング信号発生手段 と、前記制御電極の電圧を低下させ前記主電極間を導通 状態から非導通状態に遷移させる際に前配主電極に流れ る電流の変化が緩慢な第1の期間からそれに続く電流の 変化が急從な第2の期間に遷移する時の電流の減少開始 点を検出する電流減少開始点検出手段とを有し、前記電 流減少開始点検出手段の出力により、前記第1の期間に おいて前配第1のオフ用直流電流源を用い、前記第2の 期間において前記第2のオフ用直流電流源を用いるよう に前記切り換え手段を動作させることを特徴とする半導 体索子の駆動回路。

【請求項5】 制御電極に印加する電圧によって主電極間の導通状態を制御する絶縁ゲート形自己消孤素子の制御電極に接続される駆動回路において、前配制御電極に対って電圧を供給するオン用直流電圧源と、前記制御電極にオン電圧を供給するオフ用直流電圧源とを切り換え手段と、前配オンオフ切り換え手段と、前配オンオフ切り換え手段と、前配オンオフ切り換え手段と、前配制御電極の間に接続されたゲートがだと、前配制御電極に接続されたりり換え手段と、前配制御電極に対射機を並列に接続された電圧調整手段と、前配制御電極に印加する電圧を低下させ前記

主
随極間を導通状態から非導通状態に適移させる際に前 配主電極に流れる電流の変化が緩慢な第1の期間からそ れに続く電流の変化が急受な第2の期間に遷移する時の 電流の減少開始点を検出する電流減少開始点検出手段と を有し、前記電流減少開始点検出手段の出力により、前 記第2の期間において前記制御電極と前記コンデンサが 接続されるように前記切り換え手段を動作させることを 特徴とする半導体素子の駆動回路。

【請求項6】 前記電流減少開始点検出手段が、前記絶線ゲート形自己消延素子の制御電極の電圧を検出する電圧検出手段と、基準電圧源と、前記電圧検出手段の出力と前配基準電圧減の出力とを比較する比較手段とから成ることを特徴とする請求項1ないし5のいずれかに記載の半導体素子の駆動回路。

【請求項7】 前記電流減少開始点検出手段が、前記絶線ゲート形自己消型案子の制御電極に流れる電流を検出する電流検出手段と、基準電圧源と、前記電流検出手段の出力と前記基準電圧源の出力とを比較する比較手段とから成ることを特徴とする請求項1ないし5のいずれかに記載の半導体業子の駆動回路。

【請求項8】 前記電流減少開始点検出手段が、前配絶縁ゲート形自己消瓶索子の制御電極の電圧を検出する電圧検出手段と、前配電圧検出手段の出力を微分する微分争段と、基準電圧減と、前配微分手段の出力と前記基準健圧減の出力とを比較する比較手段とから成ることを特徴とする請求項1ないし5のいずれかに記載の半導体素子の駆動回路。

【請求項9】 前記電流減少開始点檢出手段が、前記絶線ゲート形自己消弧素子の制御電極を改れる電流を検出する電流検出手段と、前記電流検出手段の出力を微分する微分手段と、基準電圧減と、前記微分手段の出力と前記基準電圧蒸の出力とを比較する比較手段とから成ることを特徴とする請求項1ないし5のいずれかに記載の半導体素子の影動回路。

【発明の詳細な説明】

[0001]

【発明の風する技術分野】この発明は、スイッチング用 半導体素子の一種である【GBT素子(Insulated Gate Bipolar Transistor、絶縁ゲート形自己消型素子)の ゲート駆動回路に関するものであり、特にターンオフ動 作中の電圧サージを抑制することが可能で、かつ、スイ ッチング損失を低減することが可能なゲート駆動回路に 関するものである。

[0002]

【従来の技術】図18は例えば特開平5-328746号 公報に述べられた半導体素子の駆動回路を示す構成図で あり、図において、1は制御電極に印加する電圧によっ て主電極間の導通状態を制御する絶縁ゲート形自己消延 業子であり、1 a は制御電極、1 b は第1の主電極、1 c は第2の主電極である。以後、簡単化のために、絶縁 ゲート形自己消孤素子1をIGBT素子1、制御電極1 aをゲート1a、第1の主電板1bをコレクタ1b、第 2の主電極1cをエミッタ1cと呼ぶ。2はIGBT素 子1をオンするための電圧を供給するオン用直流電圧 源、3は1GBT壽子1をオフするための電圧を供給す るオフ用直流電圧源、4は1GBT素子1をオン/オフ する信号を発生するスイッチング信号発生手段、5はス イッチング信号発生手段4の出力によりオン用直流電圧 源2とオフ用直流は圧減3を切り換えて【GBT桒子】 のゲート1aに電圧を印加するオンオフ切り換え手段、 6はゲート抵抗を切り換えるゲート抵抗切り換え手段で ある。ゲート抵抗切り換え手段6は、抵抗9と、抵抗10 と、切り換え手段11から構成されている。また、7は1 GBT素子1に流れる電流を検出する電流検出手段、8 は触流検出手段7の出力によりゲート抵抗切り換え手段 6を制御する制御手段である。

【0003】図19は、制御手段8の制御方法を示すフローチャートである。この制御方法においては、IGBT素子1の導通電流を検出する電流検出平段7の出力により、導通電流が基準電流値より小さいか否かを判別し、基準電流値より小さいと判別された場合にはゲート抵抗を大きく切り換える信号を出力して処理を終了する。基準電流値より小さくないと判別された場合にはゲート抵抗を大きく切り換える信号を出力せずに処理を終了する。

【0004】次に図18、図19、図20、図21を用いて動作 について説明する。スイッチング信号発生手段4がオン 信号を出力すると、オンオフ切り換え手段5はオン用直 流電圧調2に切り換えられ、1GBT表子1のゲート1 aにゲート抵抗切り換え手取6を介してオン電圧が印加 され、IGBT寮子1はオンする。IGBT寮子1がオ ン状態の時、電流検出手段7によりIGBT菜子1の導 通電流を検出し、制御手段8が検出された導通電流値が 基準電流性より小さいか否かを判別する。導通電流値が 基準電流値より小さいと判別された場合には、制御手段 8はゲート抵抗切り換え手段6に抵抗切り換え信号を供 給して、ゲート抵抗が大きくなるように切り換え手段11 を切り換える。具体的には、切り換え手段11が短絡状態 であったのを開放状態にし、抵抗9のみをゲート抵抗と して使用する。次いで、スイッチング信号発生手段4が オフ信号を出力すると、オンオフ切り換え手段5はオフ 用直流包圧減3に切り換えられ、1GBT素子1のゲー ト1aにゲート抵抗切り換え手段6を介してオフ電圧が 印加され、IGBY素子1はオフする。この際、切り換 え手段11が開放状態であるため抵抗9のみでターンオフ 動作が行われる。また、制御手及8が導通電流値が基準 電流値より大きいと判別した場合は、切り換え手段11の 短絡状態を維持し、抵抗9と抵抗10の合成抵抗をゲート 抵抗として使用する。抵抗9と抵抗10は並列接続される ため、合成抵抗は抵抗9よりも小さくなる。従って、こ の動作によれば導通電流値が基準電流値よりも小さい場合にのみゲート抵抗が大きくなる。

【0005】図20はゲート抵抗の大小がIGBT来子1 のターンオフ時のスイッチング波形に及ぼす効果を示し た図である。 ICBT表子1の導通電流であるコレクタ 電流Icと、IGBT索子1のコレクターエミッタ間電 圧Vceと、IGBT素子1のスイッチング損失Pとを 図示しており、図20 (a) はゲート抵抗が小さい場合 を、図20 (b) はゲート抵抗が大きい場合をそれぞれ示 している。ゲート抵抗を大きくする程ターンオフ時のコ レクタ電流Icの減少率が緩やかになるため、配線イン ダクタンスに前記コレクタ電流Icの減少率が印加され ることによって生じるコレクターエミッタ間の電圧サー ジは低減される。しかし、同時にコレクターエミッタ間 電圧Vceの増加率も緩やかになるため、コレクタ電流 ↓ c とコレクターエミッタ間電圧V c e の乗算積分値で 表されるスイッチング損失Pは増加する。以上のよう に、電圧サージの抑制はゲート抵抗を大きくすることで 実現できるが、スイッチング損失が増加するという欠点

【0006】ここで、IGBT業子1のターンオフ特性を考える。IGBT素子1のターンオフ時にコレクタ電流Icが減少を始めてから減少を終了するまでの時間である下降時間を1はコレクタ電流Icに依存している。これを示したのがIcの増加関数の特性を有している。これを示したのが図21である。大電流域では素子特性により下降時間を1が長くなり必然的に(コレクタ電流/下降時間)で降時間を2が長くなり必然的に(コレクタ電流/下降時間を1をいる電流減少率が小さくなるため、電圧サージは間磨くなり、電圧サージははが返くなり、電圧サージが大きくなるため低減対策が必要にななり、電圧サージが大きくなるため低減対策が必要にななり、電圧サージが大きくなるため低減対策が必ずにないて、導通電流が小電流域である時のみゲート抵抗値を大きくして下降時間を1を長くすることで、電圧サージを抑制することができる。この際、大電流域においてはゲート抵抗値を小さくしているため、スイッチング損失は増加しない。

[0007]

【発明が解決しようとする課題】 従来の半導体素子の駆動回路は以上のように構成されており、IGBT業子がコレクタ電液の増加に伴って下降時間が増加する素子特性を前提にしているので、特定の業子にしか適用できないという問題点があった。また、従来の半導体業子の駆動回路では電圧サージの抑制のためにゲート抵抗の最小値が決まってしまうため、ゲート抵抗を電圧サージの制限を越えて小さくすることができない。このため、ゲート抵抗を小さくしてスイッチング損失を低減する対策が効果的に行えないという問題点があった。

【0008】この発明は上記のような問題点を解消する ためになされたもので、電圧サージの抑制とスイッチン グ後失の低減とを両立することが可能で、かつ、全ての IGBT素子に適用可能な半導体素子の駆動回路を得る ことを目的としている。

[0009]

【課題を解決するための手段】この発明の第1の構成に 係る半導体索子の駆動回路は、制御電極に印加する電圧 によって主電極間の導通状態を制御する絶縁ゲート形自 己消孤素子の制御電極に接続される原動回路において、 前記絶縁ゲート形自己消孤衆子を駆動する第1の駆動手 段と、前配第1の駆動手及よりも低速で前記絶縁ゲート 形自己消祉者子を駆動する第2の駆動手段と、前記第1 の駆動手段と前記第2の駆動手段に信号を供給するスイ ッチング信号発生手段と、前記第1の駆動手段の出力と 前記第2の駆動手段の出力とを切り換えて前配制御電極 に供給する切り換え手段と、前配制御電極の電圧を低下 させ前記主電極間を導通状態から非導通状態に悪移させ る際に前記主電極に流れる電流の変化が緩慢な第1の期 聞からそれに続く電流の変化が急使な第2の期間に遷移 する時の電流の減少開始点を検出する電流減少開始点検 出手段とを有し、前記電流減少開始点検出手段の出力に より、前記第1の期間において前記第1の駆動手段を用 い、前記第2の期間において前記第2の駆動手段を用い るように前記切り換え手段を動作させるものである。

【0010】この発明の第2の構成に係る半導体素子の 駆動回路は、制御電極に印加する電圧によって主電極間 の導通状態を制御する絶縁ゲート形自己消延索子の制御 電極に接続される駆動回路において、前配制御電極にオ ン電圧を供給するオン用直流電圧減と、前記制御電極に オフ電圧を供給するオフ用直流電圧源と、前記オン用直 流電圧源と前記オフ用直流電圧減とを切り換えるオンオ フ切り換え手段と、前記オンオフ切り換え手段に信号を 供給するスイッチング信号発生手段と、前配オンオフ切 り換え手段に接続された第1のゲート抵抗と、前記オン オフ切り換え手段に接続され前配第1のゲート抵抗より も大きな抵抗値を有する第2のゲート抵抗と、前配第1 のゲート抵抗と前配第2のゲート抵抗とを切り換えて前 配制御電極に接続する切り換え手段と、前配制御電極の 電圧を低下させ前記主電極間を導通状態から非導通状態 に遷移させる際に前記主電極に流れる電流の変化が緩慢 な第1の期間からそれに絞く電流の変化が急峻な第2の 期間に遷移する時の電流の減少開始点を検出する電流減 少開始点検出手段とを有し、前記電流減少開始点検出手 段の出力により、前記第1の期間において前記第1のゲ ート抵抗を用い、前記第2の期間において前配第2のゲ 一ト抵抗を用いるように前記切り換え手段を動作させる ものである。

【0011】この発明の第3の構成に係る半導体素子の 駆動回路は、制御電極に印加する電圧によって主電極間 の導通状態を制御する絶縁ゲート形自己消延素子の制御 電極に接続される駆動回路において、前配制御電極にオ ン電圧を供給するオン用直流電圧源と、前記制御電極に オフ電圧を供給する第1のオフ用直流電圧源と、前記制 御電極にオフ脅圧を供給し前記第1のオフ用直流電圧源 よりも小さい電圧を有する第2のオフ用直流電圧減と、 前記第1のオフ用直流電圧源と前記第2のオフ用直流電 圧源とを切り換える切り換え手段と、前足オン用直流電 圧滅と前記第1の切り換え手段の出力とを切り換えるオ ンオフ切り換え手段と、前記オンオフ切り換え手段に信 号を供給するスイッチング信号発生手段と、前記オンオ フ切り換え手段と前記制御電極との間に接続されたゲー ト抵抗と、前配制御電極の電圧を低下させ前記主電極間 を導通状態から非導通状態に遷移させる際に前記主電極 に流れる電流の変化が緩慢な第1の期間からそれに続く 電流の変化が急使な第2の期間に遜移する時の電流の減 少開始点を検出する電流減少開始点検出手段とを有し、 前配電流減少開始点検出手段の出力により、前配第1の 期間において前配第1のオフ用直流電圧版を用い、前記 第2の期間において前記第2のオフ用直流電圧源を用い るように前記切り換え平段を動作させるものである。

【0012】この発明の第4の構成に係る半導体素子の 駆動同路は、制御電極に印加する電圧によって主電極間 の導通状態を制御する絶縁ゲート形自己消弧素子の制御 電極に接続される駆動回路において、前記制御電極に電 流を流し込むオン用直流電流源と、前記制御電極から電 流を流し出す第1のオフ用直流電流源と、前配制御電極 から電流を施し出し前記第1のオフ用直流電流源よりも 電流値の小さい第2のオフ用直流電流源と、前配第1の オフ用直流電流源と前記第2のオフ用直流電流源とを切 り換える切り換え手段と、前記オン用直流電流源と前記 第1の切り換え手段の出力とを切り換え前記制御電板に 接続するオンオフ切り換え手段と、前記オンオフ切り換 え手段に信号を供給するスイッチング信号発生手段と、 前配制御電極の電圧を低下させ前記主電極間を導通状態 から非導通状態に遷移させる際に前配主電極に流れる意 流の変化が緩慢な第1の期間からそれに続く電流の変化 が急俊な第2の期間に遷移する時の蝕流の減少開始点を 検出する電流減少開始点検出手段とを有し、前記電流減 少開始点検出手段の出力により、前記第1の期間におい て前記第1のオフ用直流電流源を用い、前配第2の期間 において前配第2のオフ用直流電流源を用いるように前 記切り換え手段を動作させるものである。

【0013】この発明の第5の榕成に係る半導体療子の 駆動回路は、制御電極に印加する電圧によって主電極間 の導通状態を制御する絶縁ゲート形自己消巫素子の制御 電極に接続される駆動回路において、前記制御電極に対 ン電圧を供給するオン用直流電圧源と、前記制御電極に オフ電圧を供給するオフ用直流電圧源と、前記オン用直 流電圧源と前記オフ用直流電圧源と、前記オンオフ 切り換え手段と、前記オンオフ切り換え牙段に信号を 供給するスイッチング信号発生手段と、前記オンオフ切り 換え手段と前記制御電極に接続されたゲート抵抗 と、前記制御電極に接続された切り換え手段と、前記切 り換え手段と前記主電極の一端の間に接続されたコンデンサと、前記切り換え手段と並列に接続された電圧関整 手段と、前記制御電極に印加する電圧を低下させ前記主 電極間を導通状態から非導通状態に遷移させる際に前記 主電極に流れる電流の変化が緩慢な第1の期間からそれ に続く電流の変化が急慢な第2の期間に遷移する時の電 流の減少開始点を検出する電流減少開始点検出手段とを 有し、前記電流減少開始点検出手段の出力により、前記 第2の期間において前記制御電極と前記コンデンサが接 続されるように前記切り換え手段を動作させるものであ る。

【0014】この発明の第6の構成に係る半導体素子の 駆動回路は、前記電流減少開始点検出手段が、前記絶縁 ゲート形自己消孤素子の制御電極の電圧を検出する電圧 検出手段と、基準電圧源と、前記配圧検出手段の出力と 前記基準電圧源の出力とを比較する比較手段とから成る ものである。

【0015】この発明の第7の構成に係る半導体素子の 駆動回路は、前配離流域少開始点検出手段が、前配絶線 ゲート形自己消狙素子の制御電極に流れる電流を検出す る電流検出手段と、基準電圧源と、前配電流検出手段の 出力と前記基準電圧源の出力とを比較する比較手段とか ら成るものである。

【0016】この発明の第8の構成に係る半導体索子の 駆動回路は、前配盤流破少開始点検出手及が、前記絶縁 ゲート形自己消弧索子の制御電極の電圧を検出する電圧 検出手段と、前配電圧検出手段の出力を微分する微分手 段と、基準軽圧振と、前記微分手段の出力と前記基準電 圧額の出力とを比較する比較手段とから成るものであ ス

【0017】この発明の第9の機成に係る半導体素子の 摩動回路は、前記電流減少開始点検出手段が、前記絶縁 ゲート形自己消扱棄子の制御電極を流れる電流を検出す る電流検出手段と、前記電流検出手段の出力を散分する 微分手段と、基準電圧源と、前記微分手段の出力と前記 基準電圧源の出力とを比較する比較手段とから成るもの である。

[0018]

【発明の実施の形態】

実施の形態1.以下、この発明の第1の実施の形態を図について説明する。まず図2、図3を用いて、1GBT 案子をオン状態からオフ状態に遷移させる際にIGBT 索子に流れる電流の変化が穏慢な第1の期間からそれに続く電流の変化が急健な第2の期間に遷移する時の電流の減少開始点について説明する。図2はスイッチング回路の一例であり、図3は図2のスイッチング回路におけるIGBT素子1の電圧、電流の変形図である。図2において、9はゲート抵抗、15は直流電圧脈、16は負荷、17は遠流ダイオード、18は配線インダクタンスである。1から5については図18の従来の技術による半導体案子

の駆動回路と同じであるため説明は省略する。スイッチ ング信号発生手段4がオン信号を出力すると、オンオフ 切り換え手段5はオン用直流電圧源2に切り換えられ、 IGBT案子1のゲートにゲート抵抗9を介してオン電 圧が印加され、1GBT赤子1はオンする。IGBT素 子1がオンすると、直流電圧源15の電圧 V d c が負荷16 に印加され、直流電圧源15一配線インダクタンス18一角 荷16-1GBT素子1-直流電圧源15の経路で電流が流 れる。この時のIGBT素子1の電圧、電流を図るでは 時刻0の点で表している。時刻0においてIGBT東子 1はオンしているため、コレクターエミッタ同電圧Ⅴc cは0であり、コレクタ電流Icは負荷16の電流ILと 等しい。 IGBT素子1のゲートーエミッタ間はコンデ ンサであるため、オン時間が十分長ければゲートーエミ ッタ間電圧Vgeはオン用直流電圧源2の電圧まで充電 されており、ゲート電放1gは0となる。次いで、時刻 t 1 においてスイッチング信号発生手段4がオフ信号を 出力すると、オンオフ切り換え手段 5 はオフ用直旋電圧 源3に切り換えられ、IGBT妻子1のゲートにゲート 抵抗9を介してオフ電圧が印加される。図3は、オフ用 直流電圧減3を0としているため、ゲートーエミッタ間 電圧VgeはOに向かって(ゲート抵抗9×IGBT素 子1のゲートーエミッタ間コンデンサ) の時定数で減少 を開始する。しかし、通常はオン用直流電圧源2は負荷 電流ILを流すために必要とされるオン電圧に対して十 分に高く設定されているため、時刻t2においてゲート ーエミッタ間電圧Vgeが負荷電流 ILを流すのに必要 とされる最小の電圧Vonに空するまではIGBT妻子 1の実際のターンオフ動作は行われない。時刻 t 2 にお いて、ゲートーエミッタ間電圧Vgeが負荷電流ILを 流すのに必要とされる電圧Vonに達すると、【GBT 素子1はターンオフ動作を開始し、コレクターエミッタ 間電圧Vccが増加する。この時、負荷16に印加される 電圧は直流電圧源15の電圧Vdcからコレクターエミッ タ間電圧V c e を減算した電圧となるが、インダクタン ス負荷であるため負荷16を流れる電流!しは急変しな い。このため、コレクタ電流Icも急変せず、コレクタ 電流 I c は電流の変化が緩慢な第1の期間を形成する。 この第1の期間においては、コレクタ電流 [c を変化さ せないようにゲートーエミッタ問電圧Vgeを負荷電流 ILを流すのに必要とされる電圧Vonに保とうとする フィードバック作用が働き、ゲートーエミッタ間電圧V geはほぼ一定の電圧となる。このフィードパック作用 は、コレクターエミッタ開電圧Vceの増加によりIG BT素子1のコレクターゲート間コンデンサを介してコ レクタからゲートに変位電流が流れ、この変位電流がゲ ート抵抗9で電圧降下を生じることにより実現される。 この変位電流はゲート電流に他ならないため、ゲート電 流」gもほぼ一定の電流となる。時刻t3において、コ レクターエミッタ間低圧Vceが直流電圧源15の電圧V

acに達すると遠流ダイオード17がオンして、負荷16を 流れる電流が遠流ダイオード17に転流を開始する。遠流 ダイオード17に転流した電流 I dの分だけコレクタ電流 Icは減少するため、コレクタ電流Icは電流の変化が 急俊な第2の期間を形成する。この第2の期間において は、上記のゲートーエミッタ間電圧Vgeを一定に保と うとするフィードバック作用は失われ、ゲートーエミッ 夕間電圧Vgeは再び0に向かって減少を開始する。従 って、ゲートーエミッタ間電圧Vgeとゲート抵抗9で 決まるゲート電流Igも減少する。また、コレクタ電流 Icは配線インダクタンス18に流れる電流と等しいの で、この第2の期間において配線インダクタンス18に流 れる電流も減少する。このため、配線インダクタンス18 は(配線インダクタンス×電流減少率)で表される電圧 を発生する。この電圧は直流電圧派15と向極性であるた め、コレクターエミッタ間電圧Vceには、直流電圧源 15に配線インダクタンス18が発生する電圧サージが重要 された波形となる。時刻t4において、ゲートーエミッ 夕間電圧VgeがIGBT菜子1の閾値Vthに達する とコレクタ電流IcはOとなり、IGBT素子1はター ンオフ動作を完丁する。時刻 t 4 以降において実際のタ ーンオフ動作は完了しているが、ゲートーエミッタ問電 圧Vgeはまだ0に達していないため、引き続き0に向 かって減少を続ける。時刻τ5においてゲートーエミッ タ間電圧Vgeがりに達して、全ての動作を完了する。 以上のIGBT索子1のターンオフ動作において、本発 明では電視減少開始点をコレクタ電流Icの変化が緩慢 な第1の期間(t2からt3)と、それに引き続いて発 生するコレクタ重流Icの変化が急慢な第2の期間(t 3からt4)との境界、すなわち時刻t3の時点と定義 する。別の定義をすれば、電流減少開始点は、コレクタ 電流Icの2次微係数が最大となる時刻にほぼ等しい。 【0019】次に、この発明の実施の形態1の構成を図 1について説明する。図1において、12は第1の駆動手 段、13は第2の駆動手及であり、第1の駆動手段12より も第2の駆動手段13の方が低速でIGBT素子1を駆動 する。11は第1の駆動手段12の出力と第2の駆動手段13 の出力とを切り換えてIGBT米子1のゲートに供給す る切り換え手段、14はIGBT奈子1をオン状態からオ フ状態に避移させる際にIGBT素子1に流れる電流の 変化が設慢な第1の期間からそれに続く電流の変化が急 俊な第2の期間に遷移する時の電流の減少開始点を検出 する電流減少開始点検出手段である。1および4につい ては図18の従来の技術による半導体素子の駆動回路と同 じであるため、説明は省略する。2a、2bはIGBT 表子1をオンするための電圧を供給する第1および第2 のオン用直流電圧源、3a、3bはICBT索子1をオ フするための電圧を供給する第1 および第2のオフ用直 流域圧減、5 a、5 bはスイッチング信号発生手段4の 出力により第1および第2のオン用直流電圧源2a、2

bと第1および第2のオフ用直流電圧減3a、3bとをそれぞれ切り換えてIGBT業子1のゲートに電圧を印加する第1および第2のオンオフ切り換え手段、9は第1のゲート抵抗、10は第2のゲート抵抗で、第1のゲート抵抗9よりも第2のゲート抵抗10の方が大きい抵抗値を持つ。

【0020】次に、図1、図4を用いて動作について説 明する。図4は、1GBT素子1の導通電流であるコレ クタ電流Icと、IGBT素子1のコレクターエミッタ 間電圧Vcaと、IGBT素子1のスイッチング損失P とを図示しており、図4 (a) はゲート抵抗が小さい場 合すなわち第1の駆動手段12によりIGBT素子1を駆 動した場合を、図4(b)はゲート抵抗が大きい場合す なわち第2の駆動手段13によりIGBT桌子1を駆動し た場合を、図4(c)は本発明を適用した場合をそれぞ れ示している。スイッチング信号発生手段4がオン信号 を山力すると、第1および第2のオンオフ切り換え手段 5 a、5 bは第1 および第2のオン用直流電圧源2 a、 2 bにそれぞれ切り換えられ、IGBT表示1のゲート に第1のゲート抵抗9または第2のゲート抵抗10を介し てオン電圧が印加され、IGBT素子1はオンする。次 いで、スイッチング信号発生手段4がオフ信号を出力す ると、第1および第2のオンオフ切り換え手段5a、5 bは第1および第2のオフ用直流電圧源3a、3bにそ れぞれ切り換えられ、ICBT素子1のゲートに第1の ゲート抵抗9または第2のゲート抵抗10を介してオフ電 圧が印加され、IGBT案子1はオフする。この際、コ レクタ電流 I c の変化が緩慢な第1の期間においては、 電流減少開始点検出手段14の出力により切り換え手段11 が第1の駆動手段12に切り換えられ、図4 (a) に示し たゲート抵抗が小さい状態でIGBT案子1が駆動され る。また、コレクタ電流 L c の変化が急峻な第2の期間 においては、電流減少開始点検出手段14の出力により切 り換え手段11が第2の駆動手段13に切り換えられ、図4 (b) に示したゲート抵抗が大きい状態でIGBT素子 1が駆動される。この結果、図4(c)に示したよう に、電流減少開始点以前においては図4 (a) と等価な 電圧、電流波形が得られ、電流減少開始点以後において は図4(b)と等価な電圧、電流波形が得られる。従っ て、本発明における半導体素子の駆動回路によれば、電 圧サージに関係しない第1の期間においてはIGBT素 子1を高速で駆動してスイッチング損失 Pを低減し、か つ、電圧サージに関係する第2の期間においてはIGB T素子1を低速で駆動して電圧サージを抑制することが

【0021】実施の形態2.この発明の第2の実施の形態の構成を図5に示す。図5において、6はゲート抵抗切り換え手段、9は第1のゲート抵抗、10は第2のゲート抵抗で、第1のゲート抵抗9よりも第2のゲート抵抗10の方が大きい抵抗値を持つ。9aは並列接続により第

1のゲート抵抗9と等価な抵抗値を得るための抵抗、10 a は直列接続により第2のゲート抵抗10と等価な抵抗値を得るための抵抗。その他の要素については、図18の従来の技術による半導体素子の駆動回路、または、図1の実施の形態1と同じであるため説明は省略する。

【0022】次に、図5 (a) を用いて動作について説 明する。スイッチング信号発生予段4がオン信号を出力 すると、オンオフ切り換え手段5はオン用直流電圧源2 に切り換えられ、IGBT索子1のゲートに第1のゲー ト抵抗9または第2のゲート抵抗10を介してオン電圧が 印加され、IGBT素子1はオンする。次いで、スイッ チング信号発生手段4がオフ信号を出力すると、オンオ フ切り換え手段5はオフ用直流電圧顔3に切り換えら れ、IGBT素子1のゲートに第1のゲート抵抗9また は第2のゲート抵抗10を介してオフ電圧が印加され、1 GBT素子1はオフする。この際、まずコレクタ電流1 cの変化が緩慢な第1の期間においては、電流減少開始 点検出手段14の出力によりゲート抵抗切り換え手段6の 切り換え手段11が第1のゲート抵抗9に切り換えられ、 ゲート抵抗が小さい状態でIGBT素子1が駆動され る。次いで、コレクタ電流 I c の変化が急俊な第2の期 間においては、電流減少開始点検出手段14の出力により 切り換え手段11が第2のゲート括抗10に切り換えられ、 ゲート抵抗が大きい状態でIGBT素子1が摩動され る。この結果、電圧サージに関係しない第1の期間にお いてはIGBT索子1を高速で駆動してスイッチング損 失Pを低減し、かつ、電圧サージに関係する第2の期間 においては I G B T 索子 1 を低速で駆動して電圧サージ を抑制することができる。

【0023】次に、図5(b)を用いて動作について説 明する。ゲート抵抗切り換え手段6以外の動作に関して は、図5 (a) と同じであるため説明を省略する。 I G BT素子1のターンオフの際、まずコレクタ電流Icの 変化が緩慢な第1の期間においては、電流減少開始点検 出手段14の出力により切り換え手段11を短絡状態にし、 抵抗9aと第2のゲート抵抗10の合成抵抗をゲート抵抗 として使用する。抵抗9aと第2のゲート抵抗10は並列 接続されるため、合成抵抗は第2のゲート抵抗10よりも 小さくなる。この時、抵抗9aは、抵抗9aと第2のゲ ート抵抗10の合成抵抗が図5 (a) の第1のゲート抵抗 9と等しい抵抗値と成るように選択する。この動作によ り第1の期間においては、ゲート抵抗が小さい状態で1 GBT素子1が駆動される。次いで、コレクタ電流Ic の変化が急俊な第2の期間においては、電流減少開始点 検出手段14の出力により切り換え手段11を開放状態に し、第2のゲート抵抗10のみをゲート抵抗として使用す る。この動作により第2の期間においては、ゲート抵抗 が大きい状態でIGBT索子1が駆動される。この結 果、電圧サージに関係しない第1の期間においてはIG BT桒子1を高速で駆動してスイッチング損失Pを低減 し、かつ、配圧サージに関係する第2の期間においては IGBT素子1を低速で駆動して電圧サージを抑制する ことができる。

【0024】次に、図5 (c) を用いて脚作について説 明する。ゲート抵抗切り換え手段6以外の動作に関して は、図5(a)と同じであるため説明を省略する。IG BT崇子1のターンオフの際、まずコレクタ電流Icの 変化が緩慢な第1の期間においては、電流減少開始点検 出手段14の出力により切り換え手段11を短絡状態にし、 第1のゲート抵抗9をゲート抵抗として使用する。この 動作により第1の期間においては、ゲート抵抗が小さい 状態でIGBT素子lが駆動される。次ハで、コレクタ 電流Icの変化が急俊な第2の期間においては、電流減 少開始点検出手段14の出力により切り換え手段11を開放 状態にし、第1のゲート抵抗9と抵抗10gの合成抵抗を ゲート抵抗として使用する。第1のゲート抵抗9と抵抗 10 a は直列接続されるため、合成抵抗は第1のゲート抵 抗9よりも大きくなる。この時、抵抗10aは、第1のゲ ート抵抗9と抵抗10aの合成抵抗が図5 (a) の第2の ゲート抵抗10と等しい抵抗値と成るように選択する。こ の動作により第2の期間においては、ゲート抵抗が大き い状態でIGBT素子1が駆動される。この結果、電圧 サージに関係しない第1の期間においてはICBT索子 1を高速で駆動してスイッチング損失Pを低減し、か つ、 電圧サージに関係する第2の期間においては1GB T索子1を低速で駆動して電圧サージを抑制することが できる.

【0025】実施の形態3.この発明の第3の実施の形態の構成を図6に示す。図6において、3aは第1のオフ用直流電圧源、3bは第2のオフ用直流電圧源で、第1のオフ用直流電圧源3aよりも第2のオフ用直流電圧源3bの方が1GBT索子1のゲートに小さい負電圧を印加できるように電圧値が設定されている。3cは直列接続により第2のオフ用直流電圧源3bと等値な電圧値を得るための直流電圧源、9はゲート抵抗、19はダイオードである。その他の要素については、図18の従来の技術による半導体素子の駆動回路、または、図1の実施の形態1と同じであるため説明は省略する。

【0026】 次に、図6 (a) を用いて動作について説明する。スイッチング作号発生手段4がオン信号を出力すると、オンオフ切り換え手段5はオン用直流電圧源2に切り換えられ、1GBT素子1のゲートにゲート抵抗9を介してオン電圧が印加され、1GBT素子1はオンする。次いで、スイッチング信号発生手段4がオフ信号を出力すると、オンオフ切り換え手段5は第1のオフ用直流電圧源3aまたは第2のオフ用直流電圧原3bに切り換えられ、1GBT素子1のゲートにゲート抵抗9を介してオフ電圧が印加され、1GBT素子1はオフする。この際、まずコレクタ電流1cの変化が鍛慢な第1の期間においては、電流減少関始点検出手段14の出力に

より切り換え手段11が第1のオフ用直流電圧源3aに切り換えられ、オフ電圧が大きい状態でIGBT索子1が駆動される。次いで、コレクタ電流Icの変化が急後な第2の期間においては、電流減少開始点検出手段14の出力により切り換え手段11が第2のオフ用直流電圧源3bに切り換えられ、オフ電圧が小さい状態でIGBT索子1が駆動される。IGBT索子1のゲートーエミック間電圧のかったがゲートーエミック間電圧のかったがゲートを大きくした関係のかったがゲートを大きくした関係のかったがゲートを表すしたのと同様の効果が得られる。この結果、電圧サージに関係の第1の期間においてはIGBT索子1を高速で駆動してカッチング損失Pを低減し、かつ、電圧サージに関係する第2の期間においてはIGBT索子1を低速で駆動して衛圧サージを抑制することができる。

【0027】次に、図6(b)を用いて動作について説 明する。第1および第2のオフ用直流電圧数3a、3b の切り換え以外の動作に関しては、図 6 (a) と同じで あるため説明を省略する。ICBT素子1のターンオフ の際、まずコレクタ電流 I c の変化が緑慢な第1の期間 においては、電流減少開始点検出手段14の出力により切 り換え手段11を短絡状態にする。第1のオフ用直流電圧 額3 a の力が第2のオフ用直流電圧額3 b よりもゲート に大きい負電圧を印加できるように電圧値が設定されて いるため、ダイオード19に逆電圧が印加されオフ状態と なるので、第1のオフ用直流電圧源3 a のみがゲート抵 抗9を介してIGBT煮子1のゲートに印加される。こ の動作により第1の期間においては、オフ電圧が大きい 状態でIGBT素子1が駆動される。次いで、コレクタ 電流 I cの変化が急慢な第2の期間においては、電流減 少開始点検出手段14の出力により切り換え手段11を開放 状態にし、第2のオフ用直流電圧原3 b のみを使用す る。この動作により第2の期間においては、オフ電圧が 小さい状態でIGBT案子1が駆動される。この結果、 起圧サージに関係しない第1の期間においては I G B T 素子1を高速で駆動してスイッチング損失Pを低減し、 かつ、電圧サージに関係する第2の期間においては16 BT素子」を低速で駆動して電圧サージを抑制すること ができる。

【0028】次に、図6 (c)を用いて動作について説明する。第1および第2のオフ用直流電圧源3a、3bの切り換え以外の動作に関しては、図6 (a)と同じであるため説明を省略する。IGBT
森子コレクタ電流Icの変化が緩慢な第1の期間においては、電流減少開始点検出手段14の出力により切り換え手段11を短絡状態にし、第1のオフ用直流電圧源3aのみをゲート抵抗9を介してIGBT
森子リのゲートに印加する。この時、ダイオード19には直流電圧源3cの電圧が逆電圧として印加されオフ状態となるため、切り換え手段11に不要な電流が流れることは無い。こ

の動作により第1の期間においては、オフ鷺圧が低い状 娘でIGBT素子1が駆動される。次いで、コレクタ電 流Icの変化が急俊な第2の期間においては、電流減少 開始点検出手段14の出力により切り換え手段11を開放 状態にし、第1のオフ用直流電圧源3aと直流電圧源3 cの和の電圧をゲート抵抗9を介して1GBT素子1の ゲートに印加する。第1のオフ用直流電圧源3aと直流 限圧源3cは逆直列接続されるため、和の電圧は第1の オフ用直流電圧源3aよりも小さな負電圧となる。この 時、直流電圧振3cは第1のオフ用直流電圧源3aと直 流電圧源3cの和の電圧が図6(a)の第2のオフ用直 流電圧源3bと等しい電圧値となるように選択する。こ の動作により第2の期間においては、オフ電圧が小さい 状態でIGBT素子1が駆動される。この結果、電圧サ ージに関係しない第1の期間においてはIGBT素子1 を高速で駆動してスイッチング損失Pを低減し、かつ、 電圧サージに関係する第2の期間においてはIGBT素 子1を低速で駆動して竜圧サージを抑制することができ

【0029】実施の形態4、この発明の第4の実施の形態の構成を図7に示す。図7において、19はダイオード、20はオン用直流電流源、21は第1のオフ用直流電流源、22は第2のオフ用直流電流源で、第1のオフ用直流電流源21よりも第2のオフ用直流電流源22のガが小さい電流値を持つ。21 a は並列接続により第1のオフ用直流電流源21と等価な電流値を符るための直流電流源である。その他の要素については、図18の従来の技術による半導体素子の駆動回路、または、図1の実施の形態1と同じであるため説明は省略する。

【0030】次に、図7(a)を用いて動作について説 明する。スイッチング信号発生手段 4 がオン信号を出力 すると、オンオフ切り換え手段5はオン用直流電流源20 に切り換えられ、IGBT素子1のゲートに電流が注入 される。IGBT索子1のゲートーエミッタ間はコンデ ンサであるため、ゲートーエミッタ間電圧Vgeは増加 し、IGBT泰子1はオンする。次いで、スイッチング 信号発生手段4がオフ信号を出力すると、オンオフ切り 換え手段5は第1のオフ用直流電流調21または第2のオ フ用直流電流源22に切り換えられ、IGBT素子1のゲ ートから電流が引き出される。 IGBT乗子1のゲート ーエミッタ間はコンデンサであるため、ゲートーエミッ 夕間電圧Vgeは減少し、IGBT索子1はオフする。 この際、まずコレクタ電流 I c の変化が級慢な第1の期 間においては、電流減少開始点検出手取14の出力により 切り換え手段11が第1のオフ用直流電泳額21に切り換え られ、引き出し電流が大きい状態でIGBT素子1が駆 動される。次いで、コレクタ電流Icの変化が急慢な第 2の期間においては、電流減少開始点検出手段14の出力 により切り換え手段11が第2のオフ用直流電流源22に切 り換えられ、引き出し電流が小さい状態でIGBT素子

1が駆動される。IGBT素子1のゲートーエミッタ間はコンデンサであるため、引き出し電流が小さい方がゲートーエミッタ間電圧の減少率は小さくなり、ゲート抵抗を大きくしたのと同様の効果が得られる。この結果、電圧サージに関係しない第1の期間においてはIGBT素子1を高速で駆動してスイッチング損失Pを低減し、かつ、電圧サージに関係する第2の期間においてはIGBT素子1を低速で駆動して電圧サージを抑制することができる。

【0031】次に、凶7(b)を用いて動作について説 明する。第1および第2のオフ用直流電流源21、22の切 り換え以外の動作に関しては、図7 (a) と同じである ため説明を省略する。 IGBT素子1のターンオフの 際、まずコレクタ電流lcの変化が級慢な第1の期間に おいては、電流減少開始点検出手段14の出力により切り 換え手段11を短絡状態にし、直流電流源21aと第2のオ フ用直流電流源22の和の電流をIGBT索子1のゲート から引き出す。直流電流源21aと第2のオフ用直流電流 第22は並列接続されるため、和の電流は第2のオフ用直 流電流源22よりも大きくなる。この時、直流電流源21 a は、直流電流源21aと第2のオフ用直流電流源22の和の 電流が図7 (a) の第1の直流電流源21と等しい電流値 と成るように選択する。この動作により第1の期間にお いては、引き出し電流が大きい状態でIGBT素子1が 駆動される。次いで、コレクタ電流1cの変化が急俊な 第2の期間においては、電流減少開始点検出手段14の山 力により切り換え手段11を開放状態にし、第2のオフ用 直流電流源22のみを使用する。この動作により第2の期 間においては、引き出し電流が小さい状態でIGBT素 子1が駆動される。この結果、電圧サージに関係しない 第1の期間においては I G B T 秦子 1 を高速で駆動して スイッチング損失Pを低減し、かつ、電圧サージに関係 する第2の期間においてはIGBT素子1を低速で壓動 して配圧サージを抑制することができる。

【0032】 次に、図7 (c) を用いて動作について説 明する。第1および第2のオフ用直流電流源21、22の切 り換え以外の動作に関しては、図7(a)と同じである ため説明を省略する。 IGBT素子1のターンオフの 際、まずコレクタ電流 I c の変化が経慢な第1の期間に おいては、低流減少開始点検出手段14の出力により切り 換え手段11を短絡状態にし、第1のオフ用直流電流源21 のみで I G B T 索子 1 のゲートから電流引き出す。この 時、ダイオード19にはIGBT寮子1のゲートーエミッ 夕間電圧Vgeが逆電圧として印加されオブ状態となる ため、第1のオフ用直流電流原21の電流がダイオード19 に流れることは無い。この動作により第1の期間におい ては、引き出し越流が大きい状態でIGBT案子1が駆 動される。次いで、コレクタ電流Icの変化が急俊な第 2の期間においては、電流減少開始点検出手段14の出力 により切り換え手段11を開放状態にする。第1のオフ用 直流電流源21よりも第2の直流電圧源22の電流の方が小さいため、差の電流はダイオード19を流れ、1 CBT素子1のゲートからは第2の直流電圧源22の電流が引き出される。この動作により第2の期間においては、引き出し電流が小さい状盤で I GBT素子1が駆動される。この結果、電圧サージに関係しない第1の測問においては I GBT素子1を高速で駆動してスイッチング損失Pを低減し、かつ、電圧サージに関係する第2の期間においては I GBT素子1を低速で駆動して電圧サージを抑制することができる。

【0033】実施の形態5、この発明の第5の実施の形態の構成を図8に示す。図8において、9はゲート抵抗、23はコンデンサ、30はコンデンサ23の電圧をIGBT繁子1のゲートーエミッタ問電圧Vgeと等しく保つための電圧調整手段である。その他の要素については、図18の従来の技術による半導体素子の駆動回路、または、図1の実施の形態1と同じであるため説明は省略する。

【0034】次に、図8(a)を用いて動作について説 明する。スイッチング信号発生手段4がオン信号を出力 すると、オンオフ切り換え手段5はオン用直流電圧源2 に切り換えられ、IGBT素子1のゲートにゲート抵抗 9を介してオン電圧が印加され、1GBT素子1はオン する。次いで、スイッチング信号発生手段4がオフ信号 を出力すると、オンオフ切り換え手段5はオフ用直流電 圧ី Sに切り換えられ、IGBT素子1のゲートにゲー ト抵抗9を介してオフ電圧が印加され、1GBT素子1 はオフする。この際、まずコレクタ電流Icの変化が緩 慢な第1の期間においては、電流減少開始点検出手段14 の出力により切り換え手段11が開放状態となり、IGB T索子1のゲートーエミッタ間にはIGBT案子1のゲ ートーエミッタ間コンデンサのみが存在する状態で1G BT案子1が駆動される。次いで、コレクタ電流Icの 変化が急峻な第2の期間においては、電流減少開始点検 出手段14の出力により切り換え手段11が短絡状態とな り、IGBT素子1のゲートーエミッタ間にコンデンサ 23が並列に接続される。この時、コンデンサ23の電圧は 電圧調整手段30によってIGBT来子1のゲートーエミ ッタ間電圧Vgeと等しく保たれているため、ゲートー エミッタ間電圧Vg e に不要な変動を生じることなく切 り換え手段11の動作が行われる。この動作により、【C BT素子1のゲートーエミッタ間のコンデンサが増加し た状態でIGBT素子1が駆動される。【GBT素子1 のゲートーエミッタ間はコンデンサであるため、同じゲ ート抵抗で駆動した場合、IGBT素子1のゲートーエ ミッタ間のコンデンサが大きい方がゲートーエミッタ間 電圧Vgeの減少率は小さくなり、ゲート抵抗を大きく したのと可様の効果が得られる。この制果、電圧サージ に関係しない第1の期間においてはICBT素子1を高 速で駆動してスイッチング損失Pを低減し、かつ、電圧 サージに関係する第2の期間においてはIGBT業子1を低速で駆動して電圧サージを抑制することができる。【0035】図8(b)、(c)は電圧調整手段30の構成例を示したものである。図8(b)においては電圧パッファ30aを用いて、図8(c)においては抵抗30bを用いて、電圧調整手段30を構成している。動作は明確であるため詳細な説明は省略する。

【0036】実施の形態6.この発明の第6の実施の形 態における電流減少開始点検出手段14の構成を図9に示 す。図9において、25は電圧検出手段、26は基準電圧 源、27は比較手段である。その他の要素については、図 18の従来の技術による半導体素子の駆動回路、または、 図1の実施の形態1と同じであるため説明は省略する。 【0037】次に、図9(a)、図10を用いて動作につ いて説明する。図10は、IGBT素子1のターンオフ時 の鷺圧、電流波形を示したものであり、本実施の形態で はゲートーエミッタ間電圧Vgeに注口する。ゲートー エミッタ間電圧Vgeの波形については実施の形態1と 同じであるため、詳細な説明は省略する。電圧検出手段 25は、IGBT素子1のゲートーエミッタ間に接続され 図10のゲートーエミッタ間電圧Vgeを検出する。比較 手段27は、この電圧検出手段25の出力と基準電圧源26の 基準電圧Vreflを比較して、ゲートーエミッタ面電 圧Vgeが基準電圧Vref1よりも小さい時にH信号 を、ゲートーエミッタ間電圧Vgcが基準電圧Vrc[1よりも大きい時にL信号を出力する。この時、基準電 圧Vreflを負荷電流ILを流すのに必要とされる電 圧VonとIGBT素子1の関値Vthの間に設定すれ は、ゲートーエミック間電圧Vgeがほぼ一定となる第 1の期間を終了し、0に向かって減少を始める第2の期 間に入った所で上記の信号がしからHに切り換わる。こ の動作により、図10の電流減少開始点検出手段の出力 (a) に示した、コレクタ電流 I c の変化が級慢な第1 の期間おいてしであり、それに続くコレクタ電流Icの 変化が急峻な第2の期間においてHである信号を得るこ とができる。

【0038】図9(b)、(c)、(d)は電流減少開始点検出手段14の他の構成例を示したものである。図9(b)において、電圧検出手段25は抵抗25aと抵抗25bにより構成されており、IGBT業子1のゲートーエミッタ開電圧Vgeを分圧して検出する。コンパレータ27は、この電圧検出手段25の出力と基準電圧原26の電圧Vェcf1よりも低くなるのと等価な時にH信号を、ゲートーエミッタ開電圧Vgeが基準電圧Vェcf1よりも低くなるのと等価な時にH信号を、ゲートーエミッタ開電圧Vgeが基準電圧Vェcf1よりも高くなるのと等価な時にL信号を出力する。図9(c)において、電圧検出手段25は抵抗25aと抵抗25bによりにおいて、電圧検出手段25は抵抗25aと抵抗25bによりにおいて、電圧検出手段25は抵抗25aと抵抗25bによりにおいて、電圧検出手段25は抵抗25aと抵抗25bによりを出てを分圧して検出する。この検出電圧はトランジスタ27のベースに入力される。検出電圧がトランジス

タ27のペースーエミッタ間閾値を越えるとトランジスタ 27はオンするためし信号を出力し、検出電圧がトランジ スタ27のペースーエミッタ間隣値を越えなければトラン ジスタ27はオフするためH信号を出力する。図9(d) において、電圧検出手段25はトランジスタ27のペースを ツェナーダイオード26mと抵抗26mを介してIGBT素 子1のゲートに接続することにより構成されている。ゲ ートーエミッタ間電圧Vgeがツェナーダイオード26a のツェナー電圧とトランジスタ27のペースーエミッタ間 関値の和の電圧を越えるとトランジスタ:77はオンするた めと信号を出力し、ゲートーエミッタ間電圧Vgcがツ ェナーダイオード26gのツェナー電圧とトランジスタ27 のベースーエミッタ間関値の和の電圧を越えなければト ランジスタ27はオフするためH信号を出力する。図9 (b)、(c)、(d)の動作は図9(a)と基本的に は同一であるため詳細な動作の説明は省略する。

【0039】実施の形態7.この発明の第7の実施の形 態における電流減少開始点検出平段14の構成を図11に示 す。図11において、28は電流検出手段、26は基準電圧 滅、27は比較手段である。その他の要素については、図 18の従来の技術による半導体素子の駆動 国路、または、 図1の実施の形態1と同じであるため説明は省略する。 【0040】次に、図11(a)、図10を用いて動作につ いて説明する。図10は、1GBT素子1のターンオフ時 の電圧、電流波形を示したものであり、本実施の形態で はゲート電流Igに注目する。ゲート電流Ig(絶対) 値)の波形については実施の形態1と同じであるため、 詳細な説明は省略する。電流検出手段28は、IGBT索 子1のゲートに直列に接続され図10のゲート電流 I gを 検出する。比較手段27は、この電流検出手段28の出力と 基準館圧瀕26の基準電圧Vェ c f 2 を比較して、ゲート 電流Igの検出値が基準電圧Vref2よりも小さい時 にH信号を、ゲート電流Igの検出値が基準電圧Vre f 2よりも大きい時にL倡号を出力する、この時、基準 電圧Vref2を負荷電流ILを流すのに必要とされる 電圧Vonをゲート抵抗9で除算した電流値と0との間 に設定すれば、ゲート電流 1 gがほぼ一定となる第1の 期間を終了し、0に向かって減少を始める第2の期間に 入った所で上記の信号ががしからHに切り換わる。この 動作により、図10の電流減少開始点検出手段の出力

(b) に示した、コレクタ電流Icの変化が級慢な第1 の期間おいてしてあり、それに続くコレクタ電流Icの 変化が急後な第2の期間において日である信号を得ることができる。

【0041】図11(b)、(c)は電流減少開始点検出 手段14の他の構成例を示したものである、図11(b)に おいて、電流検出手段28は検出抵抗28aと、オペアンプ 28bと抵抗28cから28fにより構成される差動アンプに より構成されている。コンパレータ27は、この電流検出 手段28の出力と基準電圧源26の電圧を比較して、ゲート 監流 I gの検出値が基準配圧V r c f 2よりも小さい時にH信号を、ゲート電流 I gの検出値が基準配圧V r e f 2よりも大きい時にL信号を出力する。図11(c)において、電流検出手及28は検出抵抗28 a により構成されており、コンパレータ27は、トランジスタ27 a、27 b、直流電源27 c、27 d、抵抗27 e により構成されている。コンパレータ27は電流検出抵抗28 a の出力と基準配圧源26の配圧を比較し、ゲート電流 I gの検出値が基準電圧V r e f 2より小さい時にH信号を、ゲート電流 I gの検出値が基準電圧V r e f 2より大きい時にL信号を出力する。図11(b)、(c)の動作は図11(a)と基本的には同一であるため詳細な動作の説明は省略する。

【0042】実施の形態8.この発明の第8の実施の形態における電流減少開始点検出手段14の構成を図12に示す。図12において、25は電圧検出手段、26は基準電圧額、27は比較手段、29は微分手段である。その他の要素については、図18の従来の技術による半導体案子の駆動回路、または、図1の実施の形態1と同じであるため説明は省略する。

【0043】次に、図12(a)、図10を用いて動作につ いて説明する。図10は、IGBT素子1のターンオフ時 の電圧、電流波形を示したものであり、本実施の形態で はゲートーエミッタ間電圧Vgeの変化率(絶対値)に 注目する。ゲートーエミッタ間電圧Vgeの波形につい ては実施の形態1と同じであるため、詳細な説明は省略 する。電圧検出手段25は、IGBT素子1のゲートーエ ミッタ間に接続され図10のゲートーエミッタ間電圧Vg eを検出する。微分手段29は、この電圧検出手段25の出 力を微分して、図10に示したdVge/dtの波形を得 る。比較手段27は、この微分手段29の出力と基準電圧源 26の基準電圧Vェcf3とを比較して、ゲートーエミッ 夕間電圧Vgeの微分値dVge/dtが基準電圧Vr ef3よりも小さい時にL信号を、ゲートーエミッタ間 電圧Vgeの微分値dVge/dtが基準電圧Vrei 3よりも大きい時にH信号を出力する。この時、第1の 期間においてはゲートーエミッタ間電圧Vgeがほぼー 定であるため、その微分値dVge/dtはほぼOとな る。また、第2の期間においてはゲート抵抗9とIGB て素子1のゲートーエミッタ間コンデンサの容量で決ま る時定数で0に向かって減少するため、ゲートーエミッ 夕間電圧Vgeの微分値dVge/dtは負の値を持 つ。従って、基準電圧Vref3を適当に改定すれば、 ゲートーエミッタ間電圧Vgeがほぼ一定となる第1の 期間を終了し、0に向かって減少を始める第2の期間に 入った所で上記の信号がしからHに切り換わる。この動 作により、図10の電流減少開始点検出手段の出力(c) に示した、コレクタ電流 I c の変化が緩慢な第1の期間 おいてしであり、それに続くコレクタ電流Icの変化が 急俊な第2の期間においてHである信号を得ることがで きる.

【0044】図12(b)、(c)は電流減少開始点検出 手段14の他の構成例を示したものである。図12(b)に おいて、電圧検出手及25は抵抗25aと抵抗25bにより構 成されており、IGBT索子1のゲート-エミッタ間包 圧Vgeを分圧して検出する。この電圧検出手段25の出 力は、オペアンプ29 a 、コンデンサ29 b 、抵抗29 c から なる微分回路29により微分される。コンパレータ27は、 この徴分回路29の出力と某神電圧源26の電圧を比較し て、ゲートーエミッタ間電圧Vgeの錚分値dVge/ d tが基準電圧Vtef3よりも小さい時にし信号を、 グートーエミッタ間電圧Vgeが基準電圧Vref3よ りも大きい時にH信号を出力する。図12(c)におい て、電圧検出手段25は抵抗25 a と抵抗26 b により構成さ れており、IGBT索子1のゲートーエミッタ開電圧V geを分圧して検出する。この検出電圧はコンデンサ29 dを介してトランジスタ27のベースに入力される。トラ ンジスタ27のペースには電源29 f から抵抗29 e を介して バイアス電流が流されているため、検出電圧の微分値に 比例して流れるコンデンサ29 d の充放電電流がパイアス 電流よりも大きい場合にはトランジスタ27はオフするた めH信号を出力し、コンデンサ29 d の充放電電流がパイ アス電流よりも小さい場合にはトランジスタ27はオンす るためL信号を出力する。図12(b)、(c)の動作は 図9(a)と基本的には同一であるため詳細な動作の説 明は省略する。

【0045】実施の形態9、この発明の第9の実施の形態における電流減少開始点検出手段14の構成を図13に示す。図13において、28は電流検出手段、26は基準電圧額、27は比較手段、29は微分手段である。その他の要素については、図18の従来の技術による半導体素子の駆動回路、または、図1の実施の形態1と同じであるため説明は省略する。

【0046】次に、図13(a)、図10を用いて動作につ いて説明する。図10は、IGBT索子1のターンオフ時 の電圧、電流波形を示したものであり、本実施の形態で はゲート電流Igの変化率(絶対値)に注目する。ゲー ト電流 1 gの波形については実施の形態 1 と同じである ため、詳細な説明は省略する。電流検出手段28は、IG BT素子1のゲートに直列に接続され図10のゲート電流 Igを検出する。微分手段29は、この電流検出平段28の 出力を微分して、図10に示したdIg/dtの彼形を得 る。比較手段27は、この微分手段29の出力と基準電圧源 26の基準電圧Vref4を比較して、ゲート電流Igの 微分値 d I g/d tが基準電圧Vref4よりも小さい 時にL信号を、ゲート電流 I gの微分値 d I g/d tが 基準電圧Vref4よりも大きい時に日信号を出力す る。この時、第1の期間においてはゲート電流1gがほ ぼ一定であるため、その微分値dIg/dtはほぼOと なる。また、第2の期間においてはゲート抵抗9と16 BT素子1のゲートーエミッタ間コンデンサの容量で決

まる時定数で0に向かって減少するため、ゲート電流Igの数分値dIg/dtは負の値を持つ。従って、基準 電圧Vref4を適当に設定すれば、ゲート電流Igが ほぼ一定となる第1の期間を終了し、0に向かって減少 を始める第2の期間に入った所で上記の信号がLからH に切り換わる。この動作により、図10の電流減少開始点 検出手段の出力(d)に示した、コレクタ電流Icの変 化が緩慢な第1の期間おいてLであり、それに続くコレ クタ電流Icの変化が急数な第2の期間においてHであ る信号を得ることができる。

【0047】図13(b)、(c)は鶯流減少開始点検出 予股14の他の構成例を示したものである。図13(b)に おいて、電流検出手段28は検出抵抗28 a と、オペアンプ 28 b と抵抗28 c から28 「により構成される差動アンプに より構成されている。この電流検出手段28の出力は、オ ペアンプ29 a 、コンデンサ29 b 、抵抗29 c からなる微分 回路29により微分される。コンパレータ27は、この微分 回路29の出力と基準電圧源26の電圧を比較して、ゲート 電流1gの変化率が基準配圧Vェef4よりも小さい時 にL信号を、ゲート電流Igの変化率が基準電圧Vre f4よりも大きい時にH信号を出力する。図13(c)に おいて、電流検出手段28は検出抵抗28aにより構成され ており、コンパレータ27は、トランジスタ27a、27b、 直流電源27 c、27 d、抵抗27 e により構成されている。 電流検出抵抗28 a の出力はコンデンサ29 d を介してトラ ンジスタ27 a のペースに接続され、電流検出抵抗28 a 、 抵抗29 e、基準電圧源26からなる閉ループを構成するた め、トランジスタ27 a のベースにゲート電流微分値が入 力される。トランジスタ27 b のベースは基準電圧源26が **接続されているため、検出電圧の微分値が基準電圧Vェ** e f 4より大きい場合にはトランジスタ27bはオフする ため月信号を出力し、検出電圧の微分値が基準電圧Vェ c f 4よりも小さい場合にはトランジスタ27bはオンす るためL付号を出力する。図13(b)、(c)の動作は 図13(a) と基本的には同一であるため詳細な動作の説 明は省略する。

【0048】実施の形態10.この発明の第10の実施の 形態の構成を図14に示す。この実施の形態は、図5

(b) の実施の形態2と図9 (b) の実施の形態6を組み合わせたものである。図14において、5 a、5 bはトランジスタでオンオフ切り換え平段5を構成する。11 a はトランジスタ、11 b はダイオードで切り換え手段11のスイッチ部分を構成する。11 c はトランジスタ、11 d は抵抗、11 e は電弧、11 f は抵抗で、切り換え手段11のスイッチの駆動部分を構成している。この切り換え手段11のスイッチの駆動部分はロジックの反転回路を構成しており、電流減少開始点検出平段14の出力と切り換え平段11のスイッチ部分の入力とのロジックの整合を行う。その他の要素については、図5 (b) の実施の形態2 および図9 (b) の実施の形態6と同じであるため説明は省

略する。

【0049】次に、動作について説明する。スイッチン グ信号発生手段4がオン信号を出力すると、トランジス タ5aがオン、トランジスタ5bがオフとなり、IGB T素子1のゲートに第2のゲート抵抗10を介してオン用 直流電圧源2の電圧が印加され、IGBT素子1はオン する。次いで、スイッチング信号発生手段4がオフ信号 を出力すると、トランジスタ5aがオフ、トランジスタ 5 b がオンとなり、IGBT素子1のゲートに第2のゲ ート抵抗10または第2のゲート抵抗10と抵抗9aとの合 成抵抗を介してオフ用直流電圧源3の電圧が印加され、 IGBT素子1はオフする。この際、まずコレクタ電流 I cの変化が緩慢な第1の期間においては、実施の形態 6 で述べたように、抵抗25 a と抵抗25 b により分圧され て検出されたIGBT索子1のゲートーエミック同電圧 Vgeの検出値は基準

地圧源26の

電圧よりも大きいた め、コンパレータ27はL信号を出力する。このため、ト ランジスタ11 c はオフとなり、電源11 e から抵抗11 f を 介してトランジスタIIaのペースに電流が流されるた め、トランジスタ11aはオンする。従って、抵抗9aと 第2のゲート抵抗10の合成抵抗がゲート抵抗として使用 される。次いで、コレクタ電流Icの変化が急後な第2 の期間においては、実施の形態6で述べたように、抵抗 25 a と抵抗25 b により分圧されて検出された I G B T 素 子1のゲートーエミッタ間隠圧Vggの検出値は基準電 圧測26の電圧よりも小さいため、コンパレータ27はH信 号を出力する。このため、トランジスタ11cはオンとな り、トランジスタ11mのベースへの電流供給が停止され るため、トランジスタ11a はオフする。従って、第2の ゲート抵抗10のみがゲート抵抗として使用される。この **結果、電圧サージに関係しない第1の期間においてはⅠ** GBT表了1を低ゲート抵抗で高速に駆動してスイッチ ング損失Pを低減し、かつ、電圧サージに関係する第2 の期間においては I G B T 素子 1 を高ゲート抵抗で低速 に駆動して電圧サージを抑制することができる。

【0050】以上、例として実施の形態2と実施の形態6との組み合わせについて説明した。実施の形態1から実施の形態9までの説明から明らかなように、実施の形態1から実施の形態5、および、実施の形態6から実施の形態9はそれぞれ等価な機能を有しているため、実施の形態1から実施の形態6と実施の形態6から実施の形態9との間のいかなる組み合わせにおいても上記の実施の形態2と実施の形態6との組み合わせと同様の動作が可能である。各組み合わせにおける個別の詳細な動作説明は省略する。

【0051】実施の形態11、この発明の第11の実施の形態の構成を図15に示す。図15において、11gはツェナーダイオード、11hはグイオードであるその他の要素については、図14の実施の形態IOと同じであるため説明は省略する。

【0052】次に、動作について説明する。スイッチン グ信号発生手段4がオン信号を出力すると、トランジス タ5aがオン、トランジスタ5bがオフとなり、IGB T索子1のゲートに第2のゲート抵抗10を介してオン用 直流電圧源2の電圧が印加され、IGBT素子1はオン する。次いで、スイッチング信号発生手段4がオフ信号 を出力すると、トランジスタ5aがオフ、トランジスタ 5 b がオンとなり、IGBT素子1のゲートに第2のゲ 一ト抵抗10または第2のゲート抵抗10と抵抗9aとの合 成抵抗を介してオフ用直流電圧源3の電圧が印加され、 IGBT業子1はオフする。この際、まずコレクタ電流 I c の変化が緩慢な第1の期間においては、実施の形態 6で述べたように、IGBT素子1のゲートーエミッタ 間電圧Vgeがツェナーダイオード11gのツェナー電圧 を越えるようにツェナー電圧を設定する。この時、ツェ ナーダイオード11gはオンし、抵抗9aと第2のゲート 抵抗10の合成抵抗がゲート抵抗として使用される。次い で、コレクタ電流しての変化が急俊な第2の期間におい ては、実施の形態6で述べたように、IGBT素子1の ゲートーエミッタ間電圧Vgeがツェナーダイオード11 gのツェナー電圧を越えないため、ツェナーダイオード 11gはオフする。従って、第2のゲート抵抗10のみがゲ 一ト抵抗として使用される。この結果、電圧サージに関 係しない第1の期間においてはIGBT素子1を低ゲー ト抵抗で高速に駆動してスイッチング損失Pを低減し、 かつ、電圧サージに関係する第2の期間においては1G BT素子」を高ゲート抵抗で低速に駆動して電圧サージ を抑制することができる。

【0053】実施の形態12.この発明の第12の実施の 形態の構成を図16に示す。図16において、9は第1のゲート抵抗、10aは直列接続により第2のゲート抵抗10と 等価な抵抗値を得るための抵抗である。その他の要素に ついては、図11(d)の実施の形態7および図14の実施 の形態10と同じであるため説明は省略する。

【0054】次に、動作について説明する。スイッチン グ信号発生手段4がオン信号を出力すると、トランジス タ5aがオン、トランジスタ5bがオフとなり、1GB T業子1のゲートに第1のゲート抵抗9と抵抗10aの合 成抵抗を介してオン用直流電圧源2の電圧が印加され、 IGBT素子1はオンする。次いで、スイッチング信号 発生手段4がオフ信号を出力すると、トランジスタ5 a がオフ、トランジスタ5bがオンとなり、IGBT素子 1のゲートに第1のゲート抵抗9または第1のゲート抵 抗9と抵抗10aの合成抵抗を介してオフ用直流電圧源3 の電圧が印加され、IGBT素子1はオフする。この 際、まずコレクタ電流 I c の変化が緩慢な第1の期間に おいては、実施の形態?で述べたように、IGBT衆子 1のゲート電流 I gが電波検出を兼ねる抵抗10 a で生じ る電圧降下がツェナーダイオード26 a のツェナー電圧を 越えるようにツェナー電圧を設定する。この時、ツェナ ーダイオード26 a はオンするため、トランジスタ27もオンし、第1のゲート抵抗9のみがゲート抵抗として使用される。次いで、コレクタ電流Icの変化が急後な第2の期間においては、実施の形態7で述べたように、IGBT素子1のゲート電流Igが電流検出を兼ねる抵抗10 a で生じる電圧降下がツェナーダイオード26 a のツェナー電圧を越えないため、ツェナーダイオード26 a にオフする。従って、トランジスタ27もオフし、第1のゲート抵抗9と抵抗10 a の底列合成抵抗がゲート抵抗として使用される。この結果、電圧サージに関係しない第1の期間においてはIGBT素子1を低ゲート抵抗で高速に駆動してスイッチング損失Pを低減し、かつ、電圧サージに関係する第2の期間においてはIGBT素子1を高ゲート抵抗で低速に駆動して電圧サージを抑制することができる。

【0055】実施の形態13. この発射の第13の実施の形態の構成を図17に示す。図17において、27aはトランジスタ、27bはダイオードである。その他の要素については、図11(d)の実施の形態7および図16の実施の形態12と同じであるため説明は省略する。

【0056】次に、動作について説明する。スイッチン グ信号発生手段4がオン信号を出力すると、トランジス タ5aがオン、トランジスタ5bがオフとなり、IGB ·T素子1のゲートに第1のゲート抵抗9と抵抗10aと電 流検出抵抗28aの合成抵抗を介してオン用直流電圧源2 の電圧が印加され、IGBT索子1はオンする。次い で、スイッチング信号発生手段4がオフ信号を出力する と、トランジスタ5aがオフ、トランジスタ5bがオン となり、IGBT素子1のゲートに第1のゲート抵抗9 または第1のゲート抵抗9と抵抗10mと電流検出抵抗28 aの合成抵抗を介してオフ用直流電圧派3の電圧が印加 され、IGBT素子1はオフする。この際、まずコレク タ電流 I c の変化が緩慢な第1の期間においては、実施 の形態?で述べたように、IGBT素子1のゲート電流 Igが電流検出抵抗28gで生じる電圧降下がトランジス タ27 a のペースーエミッタ間の関値電圧とダイオード27 bの順方向電圧の和の電圧を越えるように電流検出抵抗 28 a を設定する。この時、トランジスタ27 a はオンし、 第1のゲート抵抗9のみがゲート抵抗として使用され る。次いで、コレクタ電流 I c の変化が急峻な第2の期 間においては、実施の形態?で述べたように、IGBT 表子1のゲート電流lgが電流検出抵抗28 a で生じる意 圧降下がトランジスタ27 a のベースーエミッタ関副値配 圧とダイオード27 b の順方向電圧の和の電圧を越えない ため、トランジスタ27aはオフする。従って、第1のゲ ート抵抗 9 と抵抗10 a と配流検出抵抗28 a の合成抵抗が ゲート抵抗として使用される。この結果、截圧サージに 関係しない第1の期間においてはIGBT素子1を低ゲ 一ト抵抗で高速に駆動してスイッチング損失Pを低減 し、かつ、電圧サージに関係する第2の期間においては

IGBT素子1を高ゲート抵抗で低速に駆動して健圧サージを抑制することができる。

[0057]

【発明の効果】以上のように、本発明によれば、制御電 極に印加する健康によって主電極間の導通状態を制御す る絶縁ゲート形自己消孤素子の制御電極に接続される駆 動回路において、前記絶録ゲート形自己消延秦子を駆動 する第1の駆動手段と、前記第1の駆動手段よりも低速 で前記絶縁ゲート形自己消孤素子を駆動する第2の駆動 手段と、前記第1の駆動手段と前記第2の駆動手段に信 **身を供給するスイッチング信号発生手段と、前配第1の** 駆動手段の出力と前配第2の駆動手段の出力とを切り換 えて前記制御電極に供給する切り換え手段と、前記制御 電極の電圧を低下させ前記主電極間を導通状態から非導 通状態に遷移させる際に前記主電極に流れる電流の変化 が経慢な第1の期間からそれに続く電流の変化が急度な 第2の期間に遷移する時の電流の減少開始点を検出する 電流減少開始点検出手段とを有し、前記電流減少開始点 検出手段の出力により、前配第1の期間において前配第 1の駆動手段を用い、前記第2の期間において前記第2 の駆動手段を用いるように前記切り換え手段を動作させ るようにしたので、電圧サージに関係しない第1の期間 においては I G B T 素子 1 を高速で駆励してスイッチン グ損失Pを低減し、かつ、電圧サージに関係する第2の 期間においてはIGBT衆子1を低速で駆動して低圧サ ージを抑制することができる。このため、電圧サージの 低減とスイッチング損失の低減が両立可能である。ま た、この動作はIGBT素子1の特性に依存しないた め、全てのIGBT索子に適用可能である。

【図面の簡単な説明】

【図1】 この発明の実施の形態1による半導体素子の 駆動回路を示す構成図である。

【図2】 この発明における電流減少開始点検出手段の 動作を説明する構成図である。

【図3】 この発明における電流減少開始点検出手段の 動作を説明する波形図である。

【図4】 この発明の実施の形態1による半導体素子の 駆動回路の動作を説明する波形図である。

【図5】 この発明の実施の形態2による半導体索子の 駆動回路を示す構成図である。

【図6】 この発明の実施の形態3による半導体素子の 駆動回路を示す構成図である。

【図7】 この発明の実施の形態4による半導体素子の 駆動回路を示す構成図である。

【図8】 この発明の実施の形態5による半導体素子の 駆動回路を示す構成図である。

【図9】 この発明の実施の形態6による電流減少開始 点検出手段を示す構成図である。

【図10】 この発明の実施の形態6から9による電流 減少開始点検出手段の動作を説明する波形図である。

【図11】 この発明の実施の形態7による電流減少開 始点検出手段を示す構成図である。

【図12】 この発射の実施の形態8による電流減少開 始点検出手段を示す構成図である。

【図13】 この発明の実施の形態9による電流減少開 始点検出手段を示す構成図である。

【図14】 この発明の実施の形態10による半導体素 子の駆動回路を示す構成図である。

【図15】 この発明の実施の形態11による半導体素 子の駆動回路を示す構成圏である。

【図16】 この発明の実施の形態12による半導体素 子の駆動回路を示す構成図である。

【図17】 この発明の実施の形態13による半導体素 子の駆動回路を示す構成図である。

【図18】 従来の技術による半導体素子の駆動回路を 示す構成図である。

【図19】 従来の技術による半導体素子の駆動回路の

制御手段の動作を示すフローチャートである。

【図20】 従来の技術による半導体素子の駆動回路の 動作を示す波形図である。


IGBT素子のスイッチング特性を示す訳 【图21】 明図である。


【符号の説明】

1 IGBT素子、2 オン用直流電圧源、3 オフ用 直流電圧源、3 a 第1のオフ用直流電圧源、3 b 第 2のオフ用直流電圧原、4 スイッチング信号発生手 段、5 オンオフ切り換え手段、9 第1のゲート抵 抗、10 第2のゲート抵抗、11 切り換え手段、1 2 第1の駆動手段、13 第2の駆動手段、14 電 流域少開始点検出手段、20 オン用匠流電流源、21 第1のオフ用直流電流源、22 第2のオフ用直流電 流源、25 电圧接出手及、26 基準電圧源、27 比較平段、28 健流検出手段、29 微分手段、30 電圧開整手段。

【図1】









[图2]

-15-


[図3]





[図4]




【図9】













-16-






-17-







【図15】




【図16】



【図17】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.